邮件投递主题
邮件主题请备注姓名+应聘岗位+意向工作地点
职位名称：数字设计验证工程师
浏览次数：
薪资：
面议
浏览次数：
概要:上海
- 工作地点： 上海市 - 上海市 - 浦东新区
- 所属部门：技术部
- 级别：1
- 工作性质：全职
- 工作年限：1-3年
- 学历：本科及以上
- 性别：不限
- 发布时间： 2023-04-20 15:02:00
概要:上海
职位描述：
岗位职责：
1.协助完成数字产品定义,撰写数字设计需求文档
2.负责数字模块的设计和验证,交付高测试覆盖率的设计和验证报告
3.负责SoC系统的集成和验证,开发C/C++/Verilog/SystemVerilog 语言的测试用例
4.负责数字低功耗方案的设计和验证
5.负责FPGA平台搭建和验证, 联合调试数字设计及其周边模拟/射频电路
6.负责数字flow的环境搭建和网表交付,完成fm/pt验证,及ptpx功耗分析
7.负责数字网表的后仿
2.负责数字模块的设计和验证,交付高测试覆盖率的设计和验证报告
3.负责SoC系统的集成和验证,开发C/C++/Verilog/SystemVerilog 语言的测试用例
4.负责数字低功耗方案的设计和验证
5.负责FPGA平台搭建和验证, 联合调试数字设计及其周边模拟/射频电路
6.负责数字flow的环境搭建和网表交付,完成fm/pt验证,及ptpx功耗分析
7.负责数字网表的后仿
岗位要求：
1.统招大学本科及以上学历，计算机专业、电子、软件工程、通信、电气自动化等相关专业；
2.2年及以上ASIC deisgn & Verification工作经验;
3.精通 Verilog,熟悉VHDL；
4.精通SystemVerilog,熟悉UVM验证框架;
5.熟悉upf/cpf的数字低功耗设计流程;
6.熟练掌握Spyglass;
7.熟练掌握各种脚本语言, 如vim/xml/shell/perl/makefile/etc.;
8.熟悉ASIC flow流程, 如dc/fm/pt/ptpx, 掌握相关tcl脚本;
9.有FPGA设计经验更佳;
10.熟悉Xilinx FPGA开发平台，如ISE/Vivado/CHIP-SCOPE/etc.
2.2年及以上ASIC deisgn & Verification工作经验;
3.精通 Verilog,熟悉VHDL；
4.精通SystemVerilog,熟悉UVM验证框架;
5.熟悉upf/cpf的数字低功耗设计流程;
6.熟练掌握Spyglass;
7.熟练掌握各种脚本语言, 如vim/xml/shell/perl/makefile/etc.;
8.熟悉ASIC flow流程, 如dc/fm/pt/ptpx, 掌握相关tcl脚本;
9.有FPGA设计经验更佳;
10.熟悉Xilinx FPGA开发平台，如ISE/Vivado/CHIP-SCOPE/etc.
关键词：
扫二维码用手机看
填写应聘信息
